許多應用處理器均需要現(xiàn)場可編程門陣列（FPGA）、專用集成電路（ASIC）和其它大功率中央處理器（CPU）等負載的電流快速變化。這些系統(tǒng)的電源要求特別注意控制拓撲結(jié)構(gòu)選擇和輸出濾波器設計，以支持快速電流階躍。一旦設計完成，關鍵的挑戰(zhàn)就是測試電源與規(guī)定的電流階躍和轉(zhuǎn)換速率。在本文中，我們舉例說明了一個簡單電路，可進行超過300安培/微秒（A/us）的電流轉(zhuǎn)換。

用電子負載測試電源的瞬態(tài)響應很常見。對許多系統(tǒng)軌（如服務器的3.3V或5V總線）而言，電子負載很容易配置為在2-10A/us的范圍內(nèi)汲入電流的模式。但是，內(nèi)核電壓可能需要轉(zhuǎn)換速率比這些水平高兩個數(shù)量級。高轉(zhuǎn)換速率測試中的一個主要限制因素是負載路徑中的寄生電感。要以300A/us的速率為0.9V輸出轉(zhuǎn)換15A的電流，公式1計算出的最高電感是3nH。作為參考，成圈狀通過電流探頭的16級導線的1英寸片可將20nH的電感添加到負載路徑中。很明顯，需要另一種電流汲入方法。

大多數(shù)電源評估模塊可以很容易地被配置為快速汲入電流的模式。圖1舉例說明了分立金屬氧化物半導體場效應晶體管（MOSFET）加可直接從輸出平面焊接到接地裝置的檢測電阻器電路。選擇快速切換的低柵極電荷MOSFET以及能處理負載功率的低電感檢測電阻器至關重要。

圖1舉例說明了分立MOSFET加檢測電阻器電路

具有50ohm輸出的任意波形發(fā)生器足以驅(qū)動MOSFET柵極。使用“脈沖”波形并保持很低的占空比，以限制開關和檢測電阻器的功耗 —— 頻率為1kHz時10％是合理的。調(diào)諧柵極電壓以便在其線性區(qū)域中運行場效應晶體管（FET），目的是設置電流。使用具有全帶寬的差分探頭或無源探頭來對跨檢測電阻器的電壓進行檢測。計算電流用檢測電阻除測量的電壓，計算轉(zhuǎn)換速率用時間變化除電流變化（ΔI/Δt）。通過增加（或減少）波形發(fā)生器的上升和下降時間來調(diào)整ΔI/Δt。圖2展示了瞬態(tài)負載經(jīng)校準的電壓（電流）波形。

圖2展示了瞬態(tài)負載經(jīng)校準的電壓（電流）波形

圖3展示了對0.9V輸出（被15A的負載階躍以300A/us的速率擾動）的瞬態(tài)響應。
通過分立MOSFET加檢測電阻器電路負載，以高轉(zhuǎn)換速率測試負載瞬變是可以實現(xiàn)的。因為最大限度地降低環(huán)路中的電感很重要，所以這些組件被直接焊接到無電流探頭的印刷電路板。然后函數(shù)發(fā)生器可用于驅(qū)動MOSFET并微調(diào)負載電流和上升/下降時間，但測量實際電流可能是困難和不準確的而且會比較難控制。